(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平8-340243

(43)公開日 平成8年(1996)12月24日


(51) Int.Cl. ⁶	識別記号 庁内整理	E番号 FI	技術表示箇所
H03K 19/00		H03K	19/00 A
H01L 27/04		•	19/08 A
21/822		H01L 2	27/04 B
H 0 3 K 19/08			
		審査請求	R 未請求 請求項の数2 OL (全 4 頁)
(21)出願番号	特願平7-147133	(71)出願人	000001007
			キヤノン株式会社
(22)出願日	平成7年(1995)6月14日		東京都大田区下丸子3丁目30番2号
		(72)発明者	行 白井 港浩
			東京都大田区下丸子3丁目30番2号 キヤ
			ノン株式会社内
		(72)発明者	香 桜井 克仁
			東京都大田区下丸子3丁目30番2号 キヤ
			ノン株式会社内
		(72)発明者	ず 平山 信之
			東京都大田区下丸子3丁目30番2号 キヤ
			ノン株式会社内
		(74)代理人	、 弁理士 山下 穣平
			最終頁に続く

(54) 【発明の名称】 パイアス回路

(57)【要約】

【目的】 複数の回路プロックのカレントミラーの値の 相対精度を高くする。

【構成】 第1のカレントミラー回路を有する一の回路 ブロック1と、該第1のカレントミラー回路の出力電流 が供給される第2のカレントミラー回路をそれぞれ有す る複数の他の回路ブロック2,3,4とを備えた。



1

【特許請求の範囲】

【請求項1】 第1のカレントミラー回路を有する一の 回路ブロックと、該第1のカレントミラー回路の出力電 流が供給される第2のカレントミラー回路をそれぞれ有 する複数の他の回路ブロックとを備えたパイアス回路。

【請求項2】 請求項1記載のバイアス回路において、前記第2のカレントミラー回路は、電流をミラーするバイポーラトランジスタと、該バイポーラトランジスタのベース電流を供給する絶縁ゲート型トランジスタとを備えてなるバイアス回路。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明はバイアス回路に係わり、特に I C内の複数の回路プロックにおいて相対精度の良いカレントミラーを実現するバイアス回路に関するものである。

[0002]

【従来の技術】従来、複数の回路プロックにおいて同一の電流値のパイアスを供給するパイアス回路としては図2に示す構成がとられている。すなわち、図2に示すよ 20 うに、回路プロック1の内に形成したパイアス回路のパイアス電圧を、他の回路プロック2,3,4…に供給し、回路プロック1と同様な構成のカレントミラーにより、各回路プロック内でパイアス電流を発生させている

[0003]

【発明が解決しようとする課題】しかしながら、上記従来のパイアス回路ではパイアス電圧を供給する配線16 や電源配線6の配線抵抗と、配線を流れる電流とにより電圧降下が生じるため、IC上の各回路プロックの配置 30 や回路プロック間の配線抵抗というレイアウト的要素で各回路プロックのパイアス電流の相対精度が悪化するという問題があった。

【0004】本発明の目的は、回路ブロック間の配線抵抗と、回路ブロック内でミラーする電流値に影響されない、相対精度の高いパイアス回路を実現することにある

[0005]

【課題を解決するための手段】本発明のパイアス回路は、第1のカレントミラー回路を有する一の回路プロックと、該第1のカレントミラー回路の出力電流が供給される第2のカレントミラー回路をそれぞれ有する複数の他の回路プロックとを備えたものである。

[0006]

【作用】本発明では一の回路ブロック内のカレントミラー回路の出力を他の回路ブロックに供給するため、回路ブロック間の配線抵抗の値に依存しない電流を供給出来る。

【0007】また、カレントミラー回路を他の複数の回 ック2へ供給された電流はトランジスタ11によりカレ路プロック内のそれぞれに構成することにより、カレン *50* ントミラーのバイアス電圧へと変換され、カレントミラ

トミラーを構成する案子をパイアスするパイアスライン の配線抵抗の影響を極力小さくすることが可能となり、 相対精度の良いカレントミラーを実現出来る。

【0008】なお、本発明において、他の回路ブロックのカレントミラー回路にパイポーラトランジスタを使用すれば、絶縁ゲート型トランジスタを使用した場合に比べ、出力インピーダンスの高いカレントミラー回路を構成することができる。また、カレントミラーを構成するパイポーラトランジスタのベース電流を絶縁ゲート型トランジスタで供給すれば、各回路ブロックでのミラーする電流値に影響されない相対精度の高いパイアスを実現出来る。

[0009]

【実施例】以下、本発明の実施例について図面を用いて 詳細に説明する。

【0010】図1は本発明のパイアス回路の一実施例を示す回路構成図であり、1は他の回路プロックに電流を供給するカレントミラー回路を内蔵する回路プロック、2、3、4は回路プロック1により電流が供給される他の回路プロック、5は第1の電源ライン、6は第2の電源ライン、7はミラーする電流の元となる電流源、8、9、10は他の回路プロック2、3、4へ電流を供給するカレントミラーを構成するパイポーラトランジスタ、11は回路プロックに供給された電流をミラーするためのパイアスを発生させるためのパイポーラトランジスタ、13、14、15は回路プロック内の回路にミラーした電流を供給するためのパイポーラトランジスタ、12はカレントミラーを構成するパイポーラトランジスタのベース電流を供給する絶縁ゲート型トランジスタたるMOSトランジスタである。

【0011】電流源7より供給された電流は回路プロック1内のカレントミラー回路により、他の回路プロック2、3、4に供給される。ここでは、カレントミラーを構成するバイポーラトランジスタ8、9、10のベース電流をバイポーラトランジスタ17により供給しているがこのベース電流供給トランジスタにMOSトランジスタを使用しても良い。その場合、回路プロック1のカレントミラー回路の出力電流はベース電流を供給するトランジスタのベース電流の影響を受けなくなる。また、電流源7は、ある電圧との間に抵抗を挿入しただけの簡単なものから、外部での調整を可能とする可変電流源など、複雑な形式のものまで使用可能であり、その構成を答わない。

【0012】回路ブロック1でミラーされた電流は他の回路ブロック2、3、4…へ供給される。各回路ブロック2、3、4…へ供給された電流は、それぞれの回路ブロックでミラーされ、各回路ブロック内の回路に使用される。例えば、トランジスタ8のコレクタから回路ブロック2へ供給された電流はトランジスタ11によりカレントミラーのパイアス電圧へと変換され、カレントミラ

3

ーを構成する他のパイポーラトランジスタ13,14, 15…のペースに電圧供給される。また、このカレント ミラーを構成するパイポーラトランジスタのペース電流 はMOSトランジスタ12により供給される。回路プロ ック1及び2に示したカレントミラーを構成するトラン ジスタをパイポーラトランジスタで構成しているのはM OSトランジスタを使用するのに比べ、出力インピーダ ンスを大きくすることが出来るここと、一般的に同一面 積を占めるMOSトランジスタより相対精度を良くする ことが出来るためである。また、カレントミラーを構成 10 するパイポーラトランジスタのエミッタと電源との間に 抵抗を挿入しているのは、カレントミラーの出力インピ ーダンスをさらに高め、また相対精度をさらに良くする ためであるが、抵抗を挿入するかどうか、また、抵抗の 値をいくらにするかは、電流の精度やミラーを構成する バイポーラトランジスタのコレクタ電位の取りうる範囲 や、電流のノイズスペックなどにより決定される。カレ ントミラーを構成するトランジスタ11, 13, 14, 15…のペース電流はMOSトランジスタ12により供 給される。このため、複数の回路ブロック2、3、4… のそれぞれでカレントミラーされる電流値はそれぞれの 回路プロックのカレントミラー回路のミラーするトラン ジスタの数の影響を受けない。たとえば、回路プロック 2, 3, 4が、g。アンプを用いたフィルターであり、 カレントミラーの出力電流が、g。アンプのg。を決定 する電流源に使われている場合を考えてみる。この場 合、各フィルターに求められる特性が異なれば、当然、 カレントミラーでミラーされる電流値も異なる場合が多 い。この時カレントミラーを構成するパイポーラトラン ジスタのペース電流をパイポーラトランジスタで供給し ようとすると、そのトランジスタのペース電流により、 ミラーされる電流に誤差が発生する。したがって、電流 源7の値を調整してフィルターのf。を調整しようとし た時、回路プロック2,3,4…の特性がまったく同調 しては調整されなくなってしまう。

【0013】本発明によれば、カレントミラーを構成するパイポーラトランジスタのベース電流をMOSトランジスタにより供給しているため、各回路ブロック2,3,4…でのカレントミラーのミラー数によらず、各回路ブロックのカレントミラーの電流値の相対精度を高くすることが可能となっている。

[0014]

【発明の効果】以上説明したように、本発明によれば、複数の回路ブロックのカレントミラーの値の相対精度を高くすることが可能となる。これにより、たとえばg。アンプを用いたフィルターに使用した場合、各フィルターの特性の相対精度を高くすることが可能となり、フィルターのf。をg。アンプのパイアス電流により調整しようとした場合、各フィルターの特性を精度よく調整することが可能となる。また、この回路を用いたICをレイアウトする場合、回路ブロック間の配線抵抗の影響を受けないことから、レイアウト時の自由度が増し、レイアウト時間の短縮、及び性能の向上が可能となる。


【図面の簡単な説明】

) 【図1】本発明のパイアス回路の一実施例を示す回路構 成図である。


【図2】従来のバイアス回路の回路構成図である。 【符号の説明】

- 1 第1の回路ブロック
- 2~4 第2~第4の回路プロック
- 5 第1の電源ライン
- 6 第2の電源ライン
- 7 電流源
- 8~10 第1のカレントミラーを構成するトランジスタ
- 11, 13~15 第2のカレントミラーを構成するパイポーラトランジスタ
- 12 第2のカレントミラーを構成するMOSトランジ スタ
- 16 パイアス電圧配線

[図1]



【図2】



フロントページの続き

(72)発明者 松野 靖司 東京都大田区下丸子3丁目30番2号 キヤ ノン株式会社内